Ημερολόγιο Εκδηλώσεων

Περιγραφή:
ΠΟΛΥΤΕΧΝΕΙΟ ΚΡΗΤΗΣ Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών Πρόγραμμα Προπτυχιακών Σπουδών ΠΑΡΟΥΣΙΑΣΗ ΔΙΠΛΩΜΑΤΙΚΗΣ ΕΡΓΑΣΙΑΣ Καρανδεινού Έκτορα με θέμα Παράλληλη Αρχιτεκτονική για Υλοποίηση του Αλγορίθμου ScaleJoin στον Υπερυπολογιστή Convey Parallel Architecture for the ScaleJoin Algorithm Implementation on the Convey Supercomputer Δευτέρα 26 Ιουνίου 2016, 12:30 μ.μ. Αίθουσα 2041, Κτίριο Επιστημών, Πολυτεχνειούπολη Εξεταστική Επιτροπή Καθηγητής Απόστολος Δόλλας (επιβλέπων) Αναπληρωτής Καθηγητής Γιάννης Παπαευσταθίου Καθηγητής Μίνως Γαροφαλάκης Περίληψη To stream join αποτελεί μία από τις πιο απαιτητικές διεργασίες όσον αφορά το stream processing. Λόγω αυτού του χαρακτηριστικού, έχει δημιουργηθεί μεγάλο ενδιαφέρον για τη δημιουργία συστημάτων υψηλής απόδοσης και χαμηλού χρόνου καθυστέρησης, τα οποία θα είναι σε θέση να επεξεργάζονται μεγάλο όγκο streaming δεδομένων σε πραγματικό χρόνο. Η συγκεκριμένη διπλωματική εργασία προτείνει μια αρχιτεκτονική σε FPGA, που βασίζεται σε έναν από τους πιο αποδοτικούς stream join αλγορίθμους, τον ScaleJoin, και επεκτείνει την πρώτη hardware υλοποίηση του. Η πρώτη hardware υλοποίηση πετυχαίνει υψηλή απόδοση και επεκτασιμότητα αλλά πάσχει απο χαμηλή χρήση των διαθέσιμων πορων. Σε αυτή τη διπλωματική προτείνουμε μία νέα αρχιτεκτονική, με σκοπό την επίτευξη μεγαλύτερου επιπέδου παραλληλίας και την αξιοποίηση, όσο το δυνατόν περισσότερο, των διαθέσιμων πόρων του συστήματος. Το σύστημά μας λειτουργεί στον υβριδικό υπολογιστή Convey HC-2ex ο οποίος είναι εφοδιασμένος με 2 εξαπύρηνους Intel Xeon E5-2640 και 4 FPGAs Virtex 6 LX760. Η αξιολόγηση της απόδοσης δείχνει ότι το σύστημα μας υπερτερεί τόσο της αντίστοιχης software υλοποίησης, όσο και της πρώτης hardware υλοποίησης του ScaleJoin αλγορίθμου. Abstract Stream join consists of one of the most resource-intensive operators in stream processing. Due to this characteristic, a big interest has been created in achieving high throughput and low latency systems which will be able to process real-time, bursty and rate varying data streams. This diploma thesis proposes an FPGA-based architecture based on one of the most efficient stream join algorithms, i.e ScaleJoin, and extending its first FPGA hardware implementation. The first hardware implementation achieves high throughput and scalability but it suffers a low resources utilization. In this thesis we propose a novel architecture to achieve even greater level of parallelism and exploit as much of the resources available. Our system runs on Convey HC-2ex hybrid computer with two six-core Intel Xeon E5-2640 and four Virtex 6 LX760 FPGAs. The experimental performance evaluation shows that our system outperforms the corresponding software-based solution and greatly improves the first hardware implementation.