Ημερολόγιο Εκδηλώσεων

Περιγραφή:
ΠΟΛΥΤΕΧΝΕΙΟ ΚΡΗΤΗΣ Σχολή Ηλεκτρονικών Μηχανικών και Μηχανικών Υπολογιστών Πρόγραμμα Μεταπτυχιακών Σπουδών ΠΑΡΟΥΣΙΑΣΗ ΜΕΤΑΠΤΥΧΙΑΚΗΣ ΔΙΑΤΡΙΒΗΣ ΧΑΡΑΛΑΜΠΟΥ ΒΑΤΣΟΛΑΚΗ με θέμα Ένα διαφανές προς το χρήστη σύστημα για την υποστήριξη εικονικών επιταχυντών αναδιατασσόμενου υλικού A user-transparent system for virtualizing reconfigurable hardware accelerators Εξεταστική Επιτροπή Καθηγητής Διονύσιος Πνευματικάτος (επιβλέπων) Καθηγητής Απόστολος Δόλλας Αναπληρωτής Καθηγητής Ιωάννης Παπαευσταθίου Περίληψη Η επιτάχυνση με χρήση υλικού είναι ιδιαίτερα αποδοτική, παρότι υπάρχουν αρκετοί παράγοντες που περιορίζουν την ευρεία χρήση της. Ο κυριότερος εξ' αυτών είναι η έλλειψη ενός ολοκληρωμένου συστήματος, το οποίο να παρέχει μία διαφανή διεπαφή ανάμεσα στο λογισμικό και το αναδιατασσόμενο υλικό. Το αντικείμενο αυτής της δουλειάς, είναι ένα σύστημα ικανό να αναδιατάσσει επιταχυντές υλικού και να επικοινωνεί με αυτούς, με ένα διαφανή προς τον χρήστη τρόπο. Ο χρήστης του συστήματός μας, δύναται να υλοποιήσει επιταχυντές υλικού χρησιμοποιώντας ένα καλά ορισμένο σύνολο θυρών. Η πρόσβασή του σε αυτούς κατά την εκτέλεση, πραγματοποιείται μέσω μίας δεδομένης διεπαφής λογισμικού. Το σύστημά μας στηρίζεται στη διεπαφή του PCI Express (γενιά 1, x4) κατά τη μεταφορά δεδομένων, σε συνδυασμό με τη χρήση του ICAP κατά την αναδιάταξη. Υπάρχουν τρεις διαθέσιμες μερικώς αναδιατασσόμενες περιοχές, ενώ ο οδηγός υλικού είναι υπεύθυνος για τον χρονο-προγραμματισμό των επιταχυντών. Το σύστημά μας διαθέτει τέσσερις πολιτικές χρονο-προγραμματισμού, δύο εξ αυτών βασίζονται αυστηρά στη σειρά εισαγωγής, ενώ οι άλλες δυο στοχεύουν στο να μειώσουν τον συνολικό αριθμό των αναδιατάξεων. Abstract Hardware based acceleration is highly efficient, but there are several factors limiting its adoption. The most notable of those, is the lack of a standardized system, capable of providing a transparent interface between software and reconfigurable hardware. The product of this work, is a system capable of loading acceletors and perform I/Os in a completely transparent to the user manner. The user is capable of implementing an accelerator compatible to the system by using a standard set of ports. The access to this accelerator is aided by a given software API. The system is based on the PCI Express interface (version 1, 4 lanes) for data transactions and the ICAP for reconfiguration. There are three partially reconfigurable regions available, while the systems software is responsible for scheduling the accelerators waiting for execution. There are four scheduling policies implemented; noop, simple, out of order, and forced. The first two, take in account the submission order, while the others, target to reduce the number of reconfigurations.