Ημερολόγιο Εκδηλώσεων

ΠΟΛΥΤΕΧΝΕΙΟ ΚΡΗΤΗΣ
Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών
Πρόγραμμα Προπτυχιακών Σπουδών

ΠΑΡΟΥΣΙΑΣΗ ΔΙΠΛΩΜΑΤΙΚΗΣ ΕΡΓΑΣΙΑΣ

Αργυρώ Πάλλη

με θέμα

Επεκτάσεις της αρχιτεκτονικής συνόλου εντολών RISC-V για υποστήριξη ελέγχου ακεραιότητας ροής έμμεσων διακλαδώσεων 

Forward-Edge Control Flow Integrity ISA Extensions for RISC-V Architecture

Εξεταστική Επιτροπή

Αναπληρωτής Καθηγητής Σωτήριος Ιωαννίδης
Καθηγητής Απόστολος Δόλλας
Δρ Άγγελος Ιωάννου (FORTH & LBNL)

Περίληψη

Οι επιθέσεις αλματώδους προγραμματισμού (JOP) αποτελούν απειλή για τους μοντέρνους επεξεργαστές. Για να ενισχυθεί η ασφάλεια των σχεδιασμών που βασίζονται στην αρχιτεκτονική RISC-V, προτάθηκε ένα σύνολο επεκτάσεων εντολών αρχιτεκτονικής (ISA), που ονομάζεται  ̈Επεκτάσεις της αρχιτεκτονικής συνόλου εντολών RISC-V για υποστήριξη ελέγχου ακεραιότητας ροής έμμεσων διακλαδώσεων ̈, η οποία αυτήν τη στιγμή βρίσκεται υπό αξιολόγηση από τις σχετικές επιτροπές του RISC-V. Αυτή η διατριβή παρουσιάζει την υλοποίηση και αξιολόγηση των επεκτάσεων της αρχιτεκτονικής συνόλου εντολών RISC-V για υποστήριξη ελέγχου ακεραιότητας ροής εκτέλεσης (CFI) έμμεσων διακλαδώσεων στον πυρήνα επεξεργαστή CVA6. Η μελέτη χρησιμοποίησε την πλακέτα Genesys2 ως πλατφόρμα υλικού και τον προσομοιωτή Verilator για πειράματα. Η επέκταση της Ακεραιότητα Ροής Εκτέλεσης(CFI) ενσωματώθηκε στον πυρήνα CVA6, εξασφαλίζοντας αξιόπιστη προστασία από δυνητικά προβλήματα ασφάλειας που προκύπτουν από επιθέσεις προγραμματισμού με άλματα (JOP). Είναι σημαντικό να σημειωθεί ότι η επιβράδυνση που προκλήθηκε από αυτήν την ενίσχυση της ασφάλειας περιορίστηκε σε μόλις 2%, καταδεικνύοντας την ελάχιστη επίδρασή της στην απόδοση του συστήματος. Επιπλέον, η αύξηση χρήσης των πόρων στην πλακέτα Genesys2 διαχειρίστηκε αποτελεσματικά, με ελάχιστη αύξηση σε σύγκριση με τον αρχικό σχεδιασμό. Αυτή η έρευνα υπογραμμίζει ότι είναι εφικτή η ενίσχυση της ασφάλειας του συστήματος μέσω επεκτάσεων εντολών αρχιτεκτονικής (ISA), διατηρώντας ταυτόχρονα την απόδοση του συστήματος και τη χρήση πόρων σε πολύ αποδεκτά επίπεδα.

Abstract 

Jump Oriented Programming attacks pose a security threat against modern processors. In order to enhance the security of designs based on the RISC-V architecture, a set of ISA extensions, namely the Forward-Edge Control Flow Integrity (CFI) ISA extension, have been proposed and are currently under evaluation by the relevant RISC-V committees. This thesis presents the implementation and evaluation of the CFI ISA extension on the CVA6 soft processor core. The study leveraged the Genesys2 board as the hardware platform and the Verilator simulator for experimentation. The CFI extension was integrated into the CVA6 core, ensuring robust protection against potential security vulnerabilities stemming from JOP attacks. Notably, the performance overhead incurred by this security enhancement was limited to a mere 2%, demonstrating its minimal impact on system efficiency. Furthermore, the area utilization overhead on the Genesys2 board was effectively managed, with an minimal impact compared to the original design. This research underscores the feasibility of bolstering system security through ISA extensions, while preserving system performance and resource utilization at highly acceptable levels.