Ημερολόγιο Εκδηλώσεων

ΠΟΛΥΤΕΧΝΕΙΟ ΚΡΗΤΗΣ
Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών
Πρόγραμμα Προπτυχιακών Σπουδών

ΠΑΡΟΥΣΙΑΣΗ ΔΙΠΛΩΜΑΤΙΚΗΣ ΕΡΓΑΣΙΑΣ

Ευαγγέλου Κιούλου

με θέμα

Μία Εισαγωγική Ανάλυση Ακρίβειας σε Προσομοιωμένα Συστήματα Αρχιτεκτονικής RISC-V

A Preliminary Accuracy Analysis of Simulated RISC-V Systems

Εξεταστική Επιτροπή

Καθηγητής Απόστολος Δόλλας (επιβλέπων)
Αναπληρωτής Καθηγητής Σωτήριος Ιωαννίδης
Δρ. Άγγελος Ιωάννου (ITE, LBNL)

Περίληψη

Η αρχιτεκτονική RISC−V προκαλεί αυξανόμενο ενδιαφέρον, τόσο στη βιομηχανία όσο και στην ακαδημαϊκή κοινότητα, λόγω της επεκτασιμότητας της, του απλού συνόλου εντολών που προσφέρει και του ανοιχτού της κώδικα. Η ενσωμάτωση της αρχιτεκτονικής RISC−V στον ευρέως χρησιμοποιημένο προσομοιωτή gem5 γεφυρώνει το χάσμα μεταξύ της RTL προσομοίωσης και της προσομοίωσης επιπέδου συνόλου εντολών (ISA, όπως τα Spike, QEMU), καθώς εισάγει στο οικοσύστημα της αρχιτεκτονικής RISC−V την προσομοίωση επιπέδου μίκρο-αρχιτεκτονικής. Ωστόσο, η εν λόγω εφαρμογή εγείρει ζητήματα ως προς τον βαθμό ακρίβειας της υλοποίησης της αρχιτεκτονικής RISC-V στο gem5, ειδικά αν λάβουμε υπόψη ότι βρίσκεται ακόμα σε πρώιμο στάδιο. Η ακρίβεια στην μοντελοποίηση έχει ιδιαίτερη αξία τόσο στην καθοδήγηση της σχετικής έρευνας, όσο και στην ανάδειξη πεδίων βελτιστοποίησης των διαφόρων αρχιτεκτονικών. Σε αυτή τη διπλωματική εργασία προσπαθούμε να παραγάγουμε την απόδοση και τα κόστη σε ισχύ και ενέργεια μιας ASIC υλοποίησης ενός επεξεργαστή αρχιτεκτονικής RISC−V, του CVA6 (παλαιότερα γνωστός και ως Ariane), σε ένα προσομοιωμένο σύστημα στον προσομοιωτή gem5. Παρουσιάζουμε την πειραματική διαδικασία όπου χρησιμοποιούμε τον προσομοιωτή gem5 για τον υπολογισμό της απόδοσης του συστήματος και τον προσομοιωτή McPAT για τον υπολογισμό της ισχύος και της ενέργειας. Στη συνέχεια, αξιολογούμε τα αποτελέσματά μας χρησιμοποιώντας benchmarks από το οικοσύστημα της αρχιτεκτονικής RISC−V και συγκρίνοντάς τα με τα δημοσιευμένα.

Abstract 

The RISC-V Instruction Set Architecture (ISA) maintains a surging interest both in industry and in academia due to its simplicity, extensibility, and open license. The integration of RISC-V ISA in the widely used gem5 simulator bridges the gap between RTL and ISA (Spike, QEMU) simulation, as it offers a micro-architectural simulator to the RISC-V ecosystem. This, however, raises uncertainty regarding the accuracy degree of the RISC-V related model implementations in gem5. Especially if we consider that they are still premature due to their recent adoption. The modelling accuracy is crucial as it is responsible for guiding properly research studies and pinpointing areas for optimization on various architectural design spaces. In this thesis, we aim to match the performance and energy costs of an ASIC RISC-V implementation, namely CVA6 (formerly known as Ariane), with a simulated RISC-V system in gem5. We present our experimental setup where we use the gem5 simulator to obtain the performance statistics and McPAT to estimate power and energy metrics. Afterwards, we proceed with an analysis plan to identify potential inaccuracies and flaws of the gem5 simulator. We then evaluate the performance of our simulated system using benchmarks from the RISC-V ecosystem and compare the results to published hardware implementations.

Meeting ID: 937 3596 7978
Password: 869374