Συντάχθηκε 12-12-2011 10:05
από Eleni Stamataki
Email συντάκτη: estamataki<στο>tuc.gr
Ενημερώθηκε:
-
Ιδιότητα: σύνταξη/αποχώρηση υπάλληλος.
Τμήμα Ηλεκτρονικών Μηχανικών & Μηχανικών Υπολογιστών
ΠΑΡΟΥΣΙΑΣΗ ΔΙΠΛΩΜΑΤΙΚΗΣ ΕΡΓΑΣΙΑΣ
Γεώργιος Νούλας
με θέμα
“Ανάπτυξη ενός Πειραματικού Πλαισίου και Αξιολόγηση Εφαρμογών για Εκτέλεση με Μερική Αναδιάταξη σε FPGAs”
“Development of an Experimental Framework & Evaluation of Applications for Execution in Partial Reconfigurable FPGAs”
Τετάρτη 21 Δεκεμβρίου, 10πμ
Αίθουσα 2042, Κτίριο Επιστημών, Πολυτεχνειούπολη
Εξεταστική Επιτροπή
Καθ. Απόστολος Δόλλας (επιβλέπων)
Καθ. Διονύσης Πνευματικάτος
Επ. Καθ. Ιωάννης Παπαευσταθίου
Abstract
One of the most interesting features in today's FPGAs is their ability to allow runtime-dynamic reconfiguration. This feature allows replacing a module on the device, while the reset remains intact and continues its operation. Run time reconfiguration is best used, when areas of a program are too complex or too numerous to be loaded simultaneously onto the available hardware provided by the FPGA. Run-time reconfiguration can be seen as virtual hardware. Like virtual memory, here, the physical hardware present is much smaller than the sum of the resources required by each of the configurations.
This work presents a detailed framework and evaluation of applications for execution using reconfigurable FPGAs, in this case the VIRTEX-5 VLX-110t. We were mostly interested in the reconfiguration time and the overhead added to our design when using this technology.
