Συντάχθηκε 16-12-2020 10:40
Τόπος: Η παρουσίαση θα γίνει με τηλεδιάσκεψη
Σύνδεσμος τηλεδιάσκεψης
Έναρξη: 18/12/2020 13:00
Λήξη: 18/12/2020 14:00
ΠΟΛΥΤΕΧΝΕΙΟ ΚΡΗΤΗΣ
Σχολή Ηλεκτρολόγων Μηχανικών και Μηχανικών Υπολογιστών
Πρόγραμμα Προπτυχιακών Σπουδών
ΠΑΡΟΥΣΙΑΣΗ ΔΙΠΛΩΜΑΤΙΚΗΣ ΕΡΓΑΣΙΑΣ
ΗΛΙΑΚΗ ΑΝΑΣΤΑΣΙΑ
θέμα
Εργαλείο Απεικόνισης Αλγορίθμων σε Αναδιατασσόμενη Λογική
A Framework for Mapping Applications to Reconfigurable Logic
Εξεταστική Επιτροπή
Καθηγητής Απόστολος Δόλλας (επιβλέπων)
Αναπληρωτής Καθηγητής Βασίλειος Σαμολαδάς
Καθηγητής Διονύσιος Πνευματικάτος (Σχολή ΗΜΜΥ, ΕΜΠ)
Περίληψη
Τα τελευταία χρόνια οι εφαρμογές γίνονται όλο και πιο σύνθετες σε πολυπλοκότητα και όγκο δεδομένων με αποτέλεσμα να γίνεται επιτακτική η ανάγκη για ανάπτυξη εργαλείων με σκοπό την αποδοτική σε χώρο και χρόνο εκτέλεσή τους. Ιδιαίτερα αποδοτικές στους τομείς αυτούς έχουν αποδειχθεί μεθοδολογίες που βασίζονται στην Αρχιτεκτονική Διαχωρισμένης Πρόσβασης-Εκτέλεσης. Η αρχιτεκτονική αυτή διαχωρίζει την εκτέλεση των πράξεων από τις προσβάσεις στη μνήμη με σκοπό την παράλληλη εκτέλεσή τους για την ελαχιστοποίηση του χρόνου αναμονής δεδομένων. Στα πλαίσια της παρούσας διπλωματικής αναπτύχθηκε εργαλείο που απεικονίζει εφαρμογές σε υλικό με τη χρήση της αρχιτεκτονικής αυτής. Με τη χρήση τροποποιημένου λεκτικού και συντακτικού αναλυτή για lex και yacc διαβάζεται κώδικας C με οδηγία στο πιο σύνθετο κομμάτι του και παράγονται αυτόματα συναρτήσεις fetch και process, οι οποίες μέχρι πρότινος γράφονταν με το χέρι. Οι συναρτήσεις αυτές σε συνδυασμό με μια μικρή επεξεργασία στον κώδικα εισόδου μέσω σύνθεσης στο Vivado HLS προσομοιώνουν την τελική απεικόνιση σε υλικό κάθε εφαρμογής. Η ορθή λειτουργία του εργαλείου επιβεβαιώθηκε με εφαρμογές πράξεων πινάκων και επεξεργασίας εικόνας που προσομοιώθηκαν μέχρι και το σημείο της απεικόνισης σε FPGA.
Meeting ID: 885 5184 9841
Password: 655389
