Συντάχθηκε 24-03-2015 13:43
από Vasiliki Grigoraki
Email συντάκτη: vgrigoraki<στο>tuc.gr
Ενημερώθηκε:
26-03-2015 08:10
Κύρια: υπάλληλος ΗΜΜΥ.
Άλλες ιδιότητες: Unknown -#-@ΗΜΜΥ
ΠΟΛΥΤΕΧΝΕΙΟ ΚΡΗΤΗΣ
Σχολή Ηλεκτρονικών Μηχανικών και Μηχανικών Υπολογιστών
Πρόγραμμα Προπτυχιακών Σπουδών
ΠΑΡΟΥΣΙΑΣΗ ΔΙΠΛΩΜΑΤΙΚΗΣ ΕΡΓΑΣΙΑΣ
ΒΑΣΙΛΕΙΟΥ ΚΑΣΑΜΠΑΛΗ
με θέμα
Υλοποίηση και Αξιολόγηση Τεχνικών Δυναμικής Αναδιάταξης σε Κρυπτογραφικούς Αλγορίθμους
Implementation and Evaluation of Dynamic Partial Reconfiguration Techniques on Cryptographic Algorithms
Πέμπτη 26 Μαρτίου 2015, 1μμ
Αίθουσα 145.Π58, Κτίριο Επιστημών, Πολυτεχνειούπολη
Εξεταστική Επιτροπή
Καθηγητής Διονύσιος Πνευματικάτος (επιβλέπων)
Καθηγητής Απόστολος Δόλλας
Επίκουρος Καθηγητής Ευτύχιος Κουτρούλης
Περίληψη
Στις μέρες μας, εξαιτίας των πλεονεκτημάτων της αναδιατασσόμενης λογικής οι FPGAs είναι σημαντικά κομμάτια πολλών εφαρμογών. Ένα ενδιαφέρων χαρακτηριστικό των FPGAs είναι η ικανότητά τους να αλλάζουν κομμάτια της σχεδίασης που τρέχει πάνω τους δυναμικά. Αυτή η διαδικασία ονομάζεται Δυναμική Αναδιάταξη (ΔΑ). Ένα μειονέκτημα της ΔΑ είναι ότι ορισμένες φορές χρειάζεται σχετικά πολύ χρόνο για να ολοκληρωθεί και σε εφαρμογές πραγματικού χρόνου θα πρέπει να μπορεί να εκτελείται γρήγορα. Ο στόχος της παρούσας εργασίας είναι η υλοποίηση σχεδιάσεων που να μπορούν να εφαρμόσουν ΔΑ αποδοτικά.
Για να πραγματοποιηθεί μία αναδιάταξη ένα αρχείο που ονομάζεται “partial bitstream” πρέπει να μεταφερθεί από μία μνήμη στην οποία είναι αποθηκευμένο στην μνήμη αναδιάταξης της FPGA. Αυτή η μεταφορά μπορεί να πραγαματοποιηθεί είτε από κώδικα που τρέχει σε κάποιο επεξεργαστή (π.χ. PowerPC ή MicroBlaze) ή από υλικό. Στην παρούσα εργασία υλοποιήθηκαν ορισμένες σχεδιάσεις, όπου η κάθε μία από αυτές χρησιμοποιεί μία από αυτές τις μεθόδους για την μεταφορά του “partial bitstream” και μία διαφορετική μνήμη όπου είναι αποθηκευμένα τα “partial bitstreams”. Οι μνήμες που χρησιμοποιήθικαν είναι μία Compact Flash, μία DDR2 SDRAM και μία SRAM. Το τελικό αποτέλεσμα είναι μια σχεδίαση που μπορεί να εφαρμόζει ΔΑ αποδοτικά.
Abstract
In recent years the advantages of reconfigurable computing have make FPGAs important parts of many applications. One interesting characteristic of FPGAs is their ability to change parts of the design that runs on them dynamically. This procedure is called Partial Reconfiguration (PR). One disadvantage of PR is that sometimes it takes too much time to be completed and for real-time applications it has to be able to be executed fast. The purpose of this thesis is the implementation of designs that can perform PR with high throughput.
When a reconfiguration is taken place a partial bitstream file must be transferred from a memory where it is stored to the reconfiguration memory of the FPGA. This transfer can be executed by software code that runs on a processor (e.g. PowerPC or MicroBlaze) or by hardware. For this thesis several designs were implemented, each one uses one of these methods to transfer the partial bitstream and a deferent memory where the partial bitstreams are stored. The memories that were used on these designs were a Compact Flash, a DDR2 SDRAM and a SRAM. The final result is a design that can perform PR with high throughput.
