Συντάχθηκε 19-02-2014 14:18
από Eleni Stamataki
Email συντάκτη: estamataki<στο>tuc.gr
Ενημερώθηκε:
-
Ιδιότητα: σύνταξη/αποχώρηση υπάλληλος.
Σχολή Ηλεκτρονικών Μηχανικών και Μηχανικών Υπολογιστών
ΠΑΡΟΥΣΙΑΣΗ ΔΙΔΑΚΤΟΡΙΚΗΣ ΔΙΑΤΡΙΒΗΣ
ΑΓΓΕΛΟΥ ΑΝΤΩΝΟΠΟΥΛΟΥ
με θέμα
NANOSCALE RF CMOS TRANSCEIVER DESIGN
Δευτέρα 24 Φεβρουαρίου 2014, 6μμ
Αίθουσα Συνεδριάσεων, Κτίριο Επιστημών, Πολυτεχνειούπολη
Επταμελής Εξεταστική Επιτροπή
Επίκουρος Καθηγητής Ματτίας Μπούχερ (επιβλέπων), Σχολή ΗΜΜΥ, Πολυτεχνείο Κρήτης
Καθηγητής Ιωάννης Παπανάνος, Σχολή ΗΜΜΥ, Εθνικό Μετσόβιο Πολυτεχνείο
Καθηγητής Christian Enz, School of Engineering, École Polytechnique Fédérale de Lausanne
Επίκουρος Καθηγητής Άγγελος Μπλέτσας, Πολυτεχνείο Κρήτης
Καθηγητής Αλέξιος Μπίρμπας, Τμήμα ΗΜΤΥ, Πανεπιστήμιο Πατρών
Αναπληρωτής Καθηγητής Σπύρος Βλάσσης, Τμήμα Φυσικής, Πανεπιστήμιο Πατρών
Καθηγητής Michael Schröter, Faculty of ECE, Technical University Dresden
Abstract
Over the years CMOS has prevailed as the dominant technology for analog and radio frequency integrated circuit (RFIC) design, due to its high performance-to-cost ratio and the fast pace of market introduction, compared to other technologies. With the integration of digital and analog blocks on a single chip (SoC), the technology choice is dictated by the digital domain since it highly benefits from the advantages of down-scaling. Thus, CMOS technologies down to the deca-nanometer regime have been proposed and implemented, with technologies of 45 nm and 30 nm currently being state-of-the-art. However, a large amount of RFIC design is still performed using technology nodes with channel length of 180 nm and 90 nm. The latter is widely considered as sweet-spot for RF CMOS circuit design and hence has been widely used for mm-wave circuit design, covering frequencies up to 100 GHz and even above.
The demand for ultra-low voltage/ultra-low power circuits becomes more imperative with technology scaling and supply voltage reduction, requiring advanced design techniques to exploit the scaling capabilities and alleviate its limitations. This thesis provides guidelines for low-power (LP) RFIC design, focusing on low-noise amplifier (LNA) design, by implementing, measuring, characterizing, and modeling a 90 nm CMOS LP process, from DC to RF. De-embeddeding is applied to RF and noise measurements in order to remove parasitics inserted from pads and interconnect lines from the device-under-test (DUT).
The RF noise behavior of the examined technology node, has been covered by modeling the measured noise parameters, namely NFmin, Rn, Γopt, over a wide range of measured frequencies, bias points, and channel lengths. Power spectral densities of drain current noise, gate current noise, as well their correlation are presented. Model parameters essential for circuit design, e.g., excess noise factor, γ, and thermal noise parameter, δ, are verified with measurements for the first time, for various channel lengths over the channel inversion level. The influence of short-channel effects on the noise characteristics is presented and RF noise scaling trends are introduced. The optimum bias point for noise matching of the investigated 90 nm CMOS process is obtained close to moderate inversion (M.I.) and is shown to be shifted to inversion levels within the M.I. region, as channel length decreases.
Small signal characterization and modeling of active devices is performed and conventional as well as more complex figures of Merit (FoMs), recently proposed, such as transconductance frequency product, are examined. Measurements, for the 90 nm case, and technology computer-aided design (TCAD) simulations for technology nodes of nominal channel lengths ranging from 180 nm to 22 nm are used, revealing the great potential of downscaling on the overall performance of RF circuits, despite their certain drawbacks. The upper bound of dynamic range, set by the device non-linearities, and exported by DC as well as RF measurements is also examined in terms of 1 dB compression point, P1dB, and third-order intercept points, PIP3 and VIP3, and their scaling trends with respect to inversion level are indicated.
Results are validated with the charge-based EKV3 compact model which takes into account short channel effects such as channel length modulation, velocity saturation and carrier heating and its accuracy and scalability are demonstrated.
Eventually, circuit implications of the above-mentioned individual and combined MOSFETs' characteristics are presented. Optimum design of a low power cascode LNA at 5 GHz is achieved using the extracted EKV3 model and following the guidelines resulting from the noise and small-signal analysis of the investigated process. The circuit is biased in the M.I. region showing an overall exceptional performance in terms of power consumption, noise, and gain. Moreover a single-stage 30 GHz LNA is implemented and measured in 90 nm CMOS, achieving high performance, compared to multi-stage architectures.
Περίληψη
Τα τελευταία χρόνια, η τεχνολογία CMOS έχει επικρατήσει, αποκτώντας κυρίαρχο ρόλο στην σχεδίαση αναλογικών κυκλωμάτων και ολοκληρωμένων κυκλωμάτων πολύ υψηλών συχνοτήτων (RFIC). Αυτό συμβαίνει κυρίως λόγω του υψηλού λόγου απόδοσης προς κόστος και της γρήγορης εισαγωγής και ενσωμάτωσης τους στο πεδίο της μικροηλεκτρονικής, συγκριτικά με άλλες τεχνολογίες. Με την ενσωμάτωση και συνύπαρξη στο ίδιο ολοκληρωμένο, αναλογικών και ψηφιακών κυκλωμάτων, η επιλογή της τεχνολογίας σχεδίασης καθορίζεται από το ψηφιακό κομμάτι, αφού αυτό εκμεταλλεύεται στο έπακρο τα πλεονεκτήματα της μείωσης του μήκους καναλιού. Έτσι λοιπόν, CMOS τεχνολογίες της τάξης των δεκάδων νανομέτρων έχουν προταθεί και υλοποιηθεί, με τεχνολογίες των 45 nm και 30 nm, να θεωρούνται αιχμή της τεχνολογίας. Ωστόσο, σημαντικός αριθμός σχεδίασης RF κυκλωμάτων πραγματοποιείται κάνοντας χρήση δομών με μήκος καναλιού 180 nm και 90 nm. Η τεχνολογία των 90 nm θεωρείται κομβική για την σχεδίαση RF κυκλωμάτων κι έτσι χρησιμοποιείται ευρέως, ακόμα και σε συχνότητες άνω των 100 GHz.
Η ανάγκη για κυκλώματα πολύ χαμηλής τροφοδοσίας και κατανάλωσης γίνεται πιο επιτακτική με την σμίκρυνση των CMOS τεχνολογιών και την αντίστοιχη μείωση της τάσης τροφοδοσίας, απαιτώντας προηγμένες τεχνικές σχεδίασης για την αξιοποίηση των πλεονεκτημάτων που προκύπτουν από την μείωση του μήκους καναλιού και την ελάφρυνση των αντίστοιχων μειονεκτημάτων. Η παρούσα διατριβή, παρέχει κατευθυντήριες γραμμές για σχεδίαση RF κυκλωμάτων, πολύ χαμηλής κατανάλωσης, εστιάζοντας στην σχεδίαση ενισχυτών χαμηλού θορύβου (LNA). Για τον σκοπό αυτό, έχει υλοποιηθεί, μετρηθεί, χαρακτηριστεί και μοντελοποιηθεί τεχνολογία 90 nm της TSMC, από συνθήκες μηδενικής συχνότητας (DC) μέχρι RF. Οι παρασιτικές χωρητικότητες που εμφανίζονται στις μετρήσεις RF και θορύβου, λόγω της ύπαρξης των δομών για την ηλεκτρική επαφή (pads) και των γραμμών μεταφοράς, έχουν αφαιρεθεί από τις δομές που μελετήθηκαν, μέσω συγκεκριμένων τεχνικών (de-embedding).
Η συμπεριφορά του RF θορύβου της εξεταζόμενης τεχνολογίας έχει καλυφθεί μοντελοποιώντας τις μετρούμενες παραμέτρους θορύβου, συγκεκριμένα του ελάχιστου παράγοντα θορύβου (NFmin), της ισοδύναμης αντίστασης θορύβου (Rn) και του παράγοντα ανάκλασης στην είσοδο (Γopt), σε ένα μεγάλο εύρος συχνοτήτων, σημείων πόλωσης και μήκους καναλιού. Η φασματική πυκνότητα ισχύος του θορύβου του ρεύματος καναλιού, του ρεύματος πύλης και της συσχέτισης τους, αναλύεται εκτενώς. Παράμετροι θορύβου, με βαρύνουσα σημασία στην σχεδίαση RF κυκλωμάτων, όπως ο παράγοντας θορύβου γ, και η παράμετρος θερμικού θορύβου δ, μοντελοποιούνται και επαληθεύονται μέσω μετρήσεων για πρώτη φορά, για διάφορα μήκη καναλιού, ως προς έναν χαρακτηριστικό δείκτη αντιστροφής στο κανάλι του MOS transistor, ονόματι δείκτης αναστροφής. Η επίδραση των φαινομένων κοντού καναλιού στα χαρακτηριστικά του θορύβου μελετάται και η συμπεριφορά των χαρακτηριστικών αυτών με την μείωση του μήκους καναλιού εισάγεται και παρουσιάζεται. Το βέλτιστο σημείο πόλωσης για την ελαχιστοποίηση του θορύβου, της εξεταζόμενης 90 nm CMOS τεχνολογίας, επιτυγχάνεται κοντά σε μέτρια επίπεδα αναστροφής και φαίνεται να μετατοπίζεται προς το μέσο της περιοχής μέτριας αναστροφής, με την μείωση του μήκους καναλιού.
Η RF απόδοσή των ενεργών δομών της τεχνολογίας μελετάται μέσω του χαρακτηρισμού και της μοντελοποίησης μικρού σήματος. Κλασσικοί, αλλά και πιο προηγμένοι δείκτες απόδοσης, που έχουν προταθεί πρόσφατα, χρησιμοποιούνται για να περιγράψουν τις δυνατότητες των δομών να ενισχύουν ασθενή σήματα έως πολύ υψηλές συχνότητες. Για τον σκοπό αυτό, έχουν χρησιμοποιηθεί μετρήσεις για την 90 nm τεχνολογία, καθώς επίσης και δεδομένα μέσω προσομοίωσης σε υπολογιστή (TCAD), για τεχνολογίες με ονομαστικά μήκη καναλιού από 180 έως 22 nm. Απ' τα εν λόγω δεδομένα προκύπτουν τα σημαντικά πλεονεκτήματα της σμίκρυνσης του μήκους καναλιού, μέσω της εισαγωγής προηγμένων τεχνολογιών, στη συνολική RF απόδοση των ολοκληρωμένων κυκλωμάτων. Το άνω όριο του δυναμικού εύρους των κυκλωμάτων, το οποίο καθορίζεται από τις μη-γραμμικότητες, και το οποίο εξάγεται από DC και RF μετρήσεις, αναλύεται επίσης μέσω αντίστοιχων δεικτών απόδοσης. Τέτοιους δείκτες αποτελούν το σημείο συμπίεσης κατά 1 dB και το σημείο τομής των προϊόντων τρίτης τάξης με τη συνιστώσα του σήματος στην κύρια συχνότητα. Όλοι οι δείκτες εξετάζονται ως προς το μήκος καναλιού και τον δείκτη αντιστροφής, παρουσιάζοντας αντίστοιχη συμπεριφορά με τους δείκτες θορύβου.
Τα αποτελέσματα επικυρώνονται με το συμπαγές μοντέλο EKV3, το οποίο βασίζεται στην θεωρία φορτίων και το οποίο λαμβάνει υπόψη τα φαινόμενα κοντού μήκους καναλιού, όπως η διαμόρφωση μήκους καναλιού, ο κορεσμός της ταχύτητας και η αύξηση της θερμότητας των φορέων. Η ακρίβεια και επεκτασιμότητά του, επιδεικνύονται σε όλο το εύρος των διαθέσιμων μετρήσεων, ως προς το μήκος καναλιού, την συχνότητα και το σημείο πόλωσης.
Εντέλει, παρουσιάζονται εφαρμογές όλων των παραπάνω δεικτών απόδοσης σε ολοκληρωμένα κυκλώματα ενισχυτών χαμηλού θορύβου. Η βέλτιστη απόδοση ενός cascode LNA στα 5 GHz επιτυγχάνεται κάνοντας χρήση του εξαχθέντος EKV3 μοντέλου, χρησιμοποιώντας τις κατευθυντήριες γραμμές που προτείνονται στα πλαίσια της διατριβής. Ο ενισχυτής πολώνεται στην περιοχή της μέτριας αναστροφής, επιτυγχάνοντας πολύ υψηλή απόδοση, λαμβάνοντας υπόψη όλους τους επιμέρους δείκτες απόδοσης, όπως κέρδος, θόρυβος, κατανάλωση, κτλ. Επιπλέον, ένας ενισχυτής χαμηλού θορύβου, μονού σταδίου, στα 90 nm, για λειτουργία στα 30 GHz, έχει υλοποιηθεί και μετρηθεί, επιτυγχάνοντας υψηλή απόδοση σε σύγκριση με αρχιτεκτονικές πολλαπλών σταδίων.
