Έμβλημα Πολυτεχνείου Κρήτης
Το Πολυτεχνείο Κρήτης στο Facebook  Το Πολυτεχνείο Κρήτης στο Instagram  Το Πολυτεχνείο Κρήτης στο Twitter  Το Πολυτεχνείο Κρήτης στο YouTube   Το Πολυτεχνείο Κρήτης στο Linkedin

Νέα / Ανακοινώσεις / Συζητήσεις

Ανακοίνωση Παρουσίασης Διπλωματικής Εργασίας Ρεμάτσκα Γεωργίας Σχολής ΗΜΜΥ

  • Συντάχθηκε 15-10-2013 09:23 από Eleni Stamataki Πληροφορίες σύνταξης

    Email συντάκτη: estamataki<στο>tuc.gr

    Ενημερώθηκε: -

    Ιδιότητα: σύνταξη/αποχώρηση υπάλληλος.
    Σχολή Ηλεκτρονικών Μηχανικών και Μηχανικών Υπολογιστών
    Πρόγραμμα Προπτυχιακών Σπουδών

    ΠΑΡΟΥΣΙΑΣΗ ΔΙΠΛΩΜΑΤΙΚΗΣ ΕΡΓΑΣΙΑΣ

    Γεωργία Ρεμάτσκα

    με θέμα

    Στερεοσκοπική όραση πραγματικού χρόνου με χρήση αναδιατασσόμενης λογικής

    Implementation of real time stereoscopic vision of reconfigurable logic

    Τρίτη 15 Οκτωβρίου 2013, 1:15 μμ
    Αίθουσα 2041, Κτίριο Επιστημών, Πολυτεχνειούπολη

    Εξεταστική Επιτροπή

    Καθηγητής Απόστολος Δόλλας (επιβλέπων)
    Καθηγητής Μιχάλης Ζερβάκης
    Αναπληρωτής Καθηγητής Ιωάννης Παπαευσταθίου


    Περίληψη

    Η υλοποίηση χαμηλού κόστους 3D συστημάτων στερεοσκοπικής όρασης απαιτεί την υλοποίηση stereo matching αλγορίθμων σε πραγματικό χρόνο. Στην βιβλιογραφία υπάρχει πληθώρα υλοποιήσεων ,ωστόσο,απαιτούν μεγάλο αριθμό πόρων. Η συνεισφορά τις παρούσας διπλωματικής εργασίας αφορά την υλοποίηση ενός τέτοιου συστήματος,το οποίο είναι χαμηλού κόστους ,και υλοποιήθηκε σε μια χαμηλού κόστους πλατφόρμα εξοπλισμένη με FPGA. Στην παρούσα διπλωματική εργασία γίνεται μελέτη και διαστασιολόγιση προβλημάτων προηγούμενης αρχιτεκτονικής και εξερευνούνται νέοι τρόποι σχεδίασης.To σύστημα έχει υλοποιηθεί πλήρως και θα επιδειχθεί.

    Abstract

    The implementation of low-cost 3D Stereo Vision systems entails the implementation of stereo matching algorithms in real time. Various efforts have been reported in literature,however,these systems require substantial hardware resources. The contribution of this thesis is on the low-cost real-time implementation of such a system,which was implemented on a small Xilinx FPGA. The system presented in this work extends previous results through design space exploration,architecture improvements and careful problem sizing. The system is fully implemented and it will be displayed.

    Συνημμένα:

© Πολυτεχνείο Κρήτης 2012